

026 UMA NOVA CÉLULA DE BASE GATE ARRAY EM $1.2\mu\text{m}$
L. Frosi*, G. Paixão*, J. L. Flores da Cunha* e
D. C. Barone (CPGCC Grupo de Microeletrônica,
Instituto de Informática, UFRGS).

Devido a disponibilidade de tecnologias mais avançadas e a eminente indisponibilidade da tecnologia CMOS $2.0\mu\text{m}$ com a qual se vinha trabalhando, optou-se por uma nova topologia para a célula de base, agora em $1.2\mu\text{m}$. A nova célula de base foi projetada e já esta concluída e seu desempenho foi comparada ao da anterior, em $2.0\mu\text{m}$, através do simulador elétrico SPICE. Foram verificadas não só melhorias do ponto de vista topológico (maiores facilidades de roteamento), como também uma redução acentuada de área, o que diminuiu o custo de fabricação. Do ponto de vista elétrico constatou-se um desempenho superior, no que se refere aos tempos de atraso, descida e subida da nova célula em relação a anterior. Já encontra-se em fase de conclusão a nova biblioteca de células *gate array*, do projeto CIPREDI, utilizando esta nova célula de base em $1.2\mu\text{m}$. A partir deste trabalho pretende-se consolidar a posição de vanguarda em concepção de CIs na técnica *gate arrays* que se tem no país, através de projetos de chips, não só de complexidade interessante do ponto de vista acadêmico, como também projetos para a indústria, tal como o bem sucedido chip TAURA, projetado para a EDISA, utilizando a célula de base adequada para a tecnologia $2.0\mu\text{m}$. (CNPq).