

201

PROJETO E IMPLEMENTAÇÃO DE UM SISTEMA DE RECONHECIMENTO AUTOMÁTICO DE VOZ EM FPGA BASEADO EM PARÂMETROS MEL-CEPSTRAIS E HMMs. *Roger P. Nunes, José L. Gómez-Cipriano, Dante A. C. Barone* (Instituto de Informática -

UFRGS)

A alta complexidade computacional das aplicações modernas cada vez mais demanda circuitos eficientes, versáteis e de alto desempenho. Sendo assim, é notável o grande desenvolvimento na área de processamento digital de sinais (DSP), tanto na parte de elaboração de algoritmos otimizados como na implementação de arquiteturas de sistemas digitais. No âmbito do Reconhecimento Automático de Voz (ASR), tornam-se necessários dispositivos compactos e de alta velocidade, buscando-se garantir a portabilidade e o menor consumo do sistema. Para tanto, tenta-se conciliar a utilização de algoritmos extremamente otimizados com uma arquitetura digital que não seja onerosa em área. Com este intuito, vários algoritmos foram pesquisados para mapeamento em hardware. No primeiro grupo, encaixam-se algoritmos tradicionais como a Transformada Rápida de Fourier (FFT) e o CORDIC (Coordinate Rotation Digital Computer), muito difundidos e utilizados nos mais variados campos da ciência. No segundo, uma solução para a divisão em quadros e janelamento foi desenvolvida. Para compor o front-end do sistema, foi implementado um bloco de pré-ênfase. Para obtenção dos parâmetros utilizados no sistema, foram projetados circuitos para bancos de filtros triangulares, função logarítmica e transformada discreta coseno (DCT). Dada a flexibilidade das linguagens de descrição de hardware, utilizou-se o VHDL. A arquitetura proposta foi sintetizada em FPGA (Field Programmable Gate Array), devido à diminuição dos ciclos de prototipação e à facilidade de verificação de seu funcionamento como um todo. Este circuito será utilizado no pré-processamento dos sinais de voz (para a extração dos parâmetros mel-cepstrais) em conjunto com a parte já implementada de reconhecimento de padrões, baseadas nos modelos ocultos de Markov (HMMs), objetivando um processador ASR completo. (CNPq/UFRGS)