



Evento	Salão UFRGS 2013: SIC - XXV SALÃO DE INICIAÇÃO CIENTÍFICA DA UFRGS
Ano	2013
Local	Porto Alegre - RS
Título	Construção de um circuito de teste de uma biblioteca de células
Autor	LUÍS HENRIQUE REINICKE
Orientador	TATIANA SANTOS
Instituição	Centro Nacional de Tecnologia Eletrônica Avançada S.A.

O uso de bibliotecas de células pequenas para construir circuitos digitais mais complexos (*cell-based*) é provavelmente a abordagem mais utilizada para design de circuitos digitais atualmente. O escopo deste projeto de iniciação científica é a concepção de um circuito digital que tenha a capacidade de validar o funcionamento lógico do conjunto de células combinacionais de uma biblioteca de células.

O projeto está sendo desenvolvido na empresa CEITEC S.A. e a biblioteca alvo é a biblioteca 0.6μ CMOS da XFab.

O circuito consiste em duas partes, uma parte combinacional, onde serão instanciadas as células da biblioteca de células em uma cadeia de blocos combinacionais. Cada um desses blocos possui um número de células da biblioteca dispostas em paralelo e uma parte lógica na qual o sinal que entra no bloco deve ser reproduzido e ser exatamente igual à saída, validando assim o funcionamento das células para aquela sequência de bits específica. A segunda parte, de controle, é usada para mudar o modo de operação e para verificar o funcionamento da parte combinacional. Essa parte consiste em um comparador (para comparar a saída com a entrada da parte combinacional), um registrador para sincronizar a entrada de dados da cadeia, um somador (que funciona como um contador com montante definido pelo usuário) e alguns multiplexadores e decodificadores para controlar os modos de operação do circuito.

O objetivo do bolsista é de realizar todas as etapas (síntese lógica e síntese física) de concepção do circuito descrito acima, utilizando as ferramentas de design de circuitos Cadence. Ao final do projeto, um chip contendo o circuito deve ser produzido e testado para validar a realização do trabalho.

O projeto atualmente encontra-se no início da fase de síntese física, e a data de produção para o chip é a segunda semana de outubro. A produção deve durar cerca de dois a três meses, então o chip deve estar pronto em meados de janeiro.

This document was created with Win2PDF available at <http://www.win2pdf.com>.
The unregistered version of Win2PDF is for evaluation or non-commercial use only.
This page will not be added after purchasing Win2PDF.