Posicionamento de células em FPGAs chaotic place

Abstract

O posicionamento de componentes em um circuito integrado é de vital importância para um projeto físico de qualidade. O posicionamento deste trabalho parte de um posicionador global de células para Field Programmable Gate array (FPGAs) baseado em algoritmos provenientes da Teoria dos Sistemas Dinâmicos não Lineares, também conhecidos como Sistemas Caóticos. Nossa metodologia consiste em utilizar uma versão simplificada do Posicionamento Analítico não linear, que utiliza a função LOG-SUM-EXP como função custo (para minimizar o comprimento dos fios entre as células). Enquanto o posicionamento usual trabalha em duas dimensões, nossa metodologia realiza a otimização das distâncias entre as células em apenas uma dimensão, para depois obter o levantamento dos pontos em duas dimensões gerando o posicionamento global. Para isso utilizamos uma Rede Neural de Hopfield para realizar a otimização das distâncias entre células. A estrutura bidimensional final do posicionamento será obtida através do uso do Teorema de Takens. Os experimentos mostraram resultados satisfatórios em relação ao estado da arte, onde foi diminuído o Half-perimeter-wire-length (HPWL) além de ser obtida uma redução da área utilizada em um FPGA. Os resultados mostram entre 5% a 6% de diminuição do HPWL em comparação com o estado da arte para FPGAs homogêneos.

The placement of components in an integrated circuit is of vital importance for a quality physical design. The placement in this work starts by a global cell placement for Field Programmable Gate Array (FPGAs) based on algorithms from the Dynamic Nonlinear Systems Theory, also known as Chaotic Systems. Our methodology is to use a simplified version of Non-linear Analytical Placement, which uses the LOG-SUM-EXP function as a cost function (to minimize the length of the wires between cells). While the usual placement works in two dimensions, our methodology accomplishes the optimization of the distances between the cells in only one dimension, to then obtain the survey of the points in two dimensions generating the global placement. For this we use a Hopfield Neural Network to perform the optimization of distances between cells. The final two-dimensional structure of the placement is obtained through the use of Takens's Theorem. The experiments showed satisfactory results in relation to the state of the art, where the Half-perimeter-wire-length HPWL was reduced in addition to obtaining a reduction of the area used in an FPGA. The results show between 5% to 6% decrease of HPWL compared to the state of the art for homogeneous FPGAs