Mostrar registro simples

dc.contributor.advisorEngel, Paulo Martinspt_BR
dc.contributor.authorMolz, Rolf Fredipt_BR
dc.date.accessioned2010-10-12T04:18:35Zpt_BR
dc.date.issued1998pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/26305pt_BR
dc.description.abstractNeste trabalho apresenta-se uma proposta de uma técnica para implementação em hardware, das estruturas básicas de uma Rede Neural Competitiva, baseada em técnicas analógicas. Através desta proposta, será abordada uma das classes mais interessantes de Redes Neurais Artificiais (RNA) que são as Redes Neurais Competitivas (RNC), que possuem forte inspiração biológica. As equações fundamentais que descrevem o comportamento da RNC foram derivadas de estudos interdisciplinares, a maioria envolvendo observações neurofisiológicas. O estudo do neurônio biológico, por exemplo, nos leva a clássica equação da membrana. A técnica mostrada para a implementação das Redes Neurais Competitivas se baseia no use das técnicas analógicas. Estas conduzem a um projeto mais compacto além de permitirem um processamento em tempo real, visto que o circuito computacional analógico altera simultaneamente e continuamente todos os estados dos neurônios que se encontram interligados em paralelo. Para esta proposta de implementação, a mostrado que as equações fundamentais que governam as Redes Neurais Competitivas possuem uma relação com componentes eletrônicos básicos, podendo então, serem implementados através destes simples componentes com os quais as equações fundamentais se relacionam. Para tanto, é mostrado por meio de simulações em software, o comportamento das equações fundamentais deste tipo de Redes Neurais, e então, é comparado este comportamento, com os obtidos através de simulações elétricas dos circuitos equivalentes oriundos destas equações fundamentais. Mostra-se também, em ambas as simulações, uma das características mais importantes existentes nos modelos de RNC, conhecida como Memória de Tempo Curto (STM). Por fim, é apresentada uma aplicação típica na área de clusterização de padrões utilizando pesos sinápticos, a fim de demonstrar a implementação utilizando as técnicas descritas durante o trabalho. Esta aplicação é demonstrada através de simulações elétricas, sendo estas realizadas para tipos diferentes de tecnologia, mostrando assim, o correto desempenho da proposta deste trabalho.pt_BR
dc.description.abstractIn this work we present a proposal of a technique to hardware implementation of the basic structures of a Competitive Neural Network, based on analog circuits techniques. This proposal approaches one of the most interesting classes of Artificial Neural Networks (ANN) that are the Competitive Neural Networks (CNN), that possess strong biological inspiration. The fundamental equations that describe the behavior of CNN were derived from interdisciplinary studies, mostly involving neurophysiological observations. The study of the biological neuron, for example, leads to the classical membrane equation. The presented technique for implementation of Competitive Neural Networks is based on the use of analog circuits techniques. This leads to a more compact project and allows real time processing, because computation in analog circuits modifies simultaneously and continuouslly all the states of the neurons that are connected in parallel. In this proposal, it is shown that the fundamental equations that describe the behavior of Competitive Neural Networks possess a relationship with some basic electronic components. This fact allows the direct implementation of CNN with these electronic components. Initially the behavior of the fundamental equations of this type of Neural Networks is studied by means of software simulations. This behavior is then compared, with the one obtained through electric simulations of the equivalent circuits originated from these fundamental equations. It is also shown, in both simulations, one of the more important characteristic in the models of CNN, known as Short Term Memory (STM). Finally, a typical application is presented in the area of pattern clustering using synaptic weights, to demonstrate an implementation using the techniques described in this work. This application is demonstrated through electric simulations, for different IC technologies, comproving the correctness of the presented proposal.en
dc.format.mimetypeapplication/pdf
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.subjectMicroeletrônicapt_BR
dc.subjectArtificial neural networksen
dc.subjectHardware implementationen
dc.subjectInteligência artificialpt_BR
dc.subjectAnalog techniqueen
dc.subjectRedes neuraispt_BR
dc.subjectCompetitive neural networksen
dc.subjectSimulação elétricapt_BR
dc.titleProposta de implementação em hardware dedicado de redes neurais competitivas com técnicas de circuitos integrados analógicospt_BR
dc.title.alternativeProposal for implementation in dedicate hardware of competitive neural networks with analog integrated circuits techniques" en
dc.typeDissertaçãopt_BR
dc.identifier.nrb000098009pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentInstituto de Informáticapt_BR
dc.degree.programCurso de Pós-Graduação em Ciência da Computaçãopt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date1998pt_BR
dc.degree.levelmestradopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples