Mostrar registro simples

dc.contributor.advisorReis, Ricardo Augusto da Luzpt_BR
dc.contributor.authorVizcardo, Luis Enrique Murillopt_BR
dc.date.accessioned2024-08-23T06:28:33Zpt_BR
dc.date.issued2024pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/277503pt_BR
dc.description.abstractDue to technological advancement in various fields of daily life, the demand for more complex and compact integrated circuits is constantly growing. To address the design of such circuits, continuous innovation in Electronic Design Automation (EDA) tools is essential, which contribute to reducing manufacturing costs and, consequently, chip costs. In this work, we present a novel algorithm for the global routing stage of an integrated circuit. Our method uses the Neuroevolution of Augmenting Topologies (NEAT) algorithm to generate neural networks capable of finding the shortest and most resource-efficient path for a 2-pin net. The results of our experiments suggest that this method can successfully compete with traditional approaches such as MazeRouter, generating 2D routings which equalize in terms of wirelength and reduce from 1% to 5% in the use of available resources of our testcases.en
dc.description.abstractDevido ao avanço tecnológico em diversas áreas da vida cotidiana, a demanda por circuitos integrados mais complexos e compactos está em constante crescimento. Para abordar o projeto de tais circuitos, é essencial a inovação contínua em ferramentas de Automa- ção de Projeto Eletrônico (EDA), que contribuem para reduzir os custos de fabricação e, consequentemente, os custos dos chips. Neste trabalho, apresentamos um novo algoritmo para a etapa de roteamento global de um circuito integrado. Nosso método usa o algoritmo Neuroevolution of Augmenting Topologies (NEAT) para gerar redes neurais capazes de encontrar o caminho mais curto e mais eficiente em termos de recursos para uma rede de 2 pinos. Os resultados de nossos experimentos sugerem que este método pode competir com sucesso com abordagens tradicionais como MazeRouter, gerando roteamentos 2D que se equalizam em termos de comprimento de fio e reduzem de 1% a 5% no uso dos recursos disponíveis de nossos casos de teste.pt_BR
dc.format.mimetypeapplication/pdfpt_BR
dc.language.isoengpt_BR
dc.rightsOpen Accessen
dc.subjectCircuitos integrados : Microeletrônicapt_BR
dc.subjectEDAen
dc.subjectGlobal routingen
dc.subjectRoteamento : Circuitos integradospt_BR
dc.subjectPhysical designen
dc.subjectAlgoritmos genéticospt_BR
dc.subjectNEAT algorithmen
dc.subjectVlsi : Circuitos integrados : Eletronicapt_BR
dc.titleNEATRouter : a new tool for 2D global routingpt_BR
dc.title.alternativeNEATRouter : uma nova ferramenta para roteamento global 2Dpt
dc.typeDissertaçãopt_BR
dc.identifier.nrb001209552pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentInstituto de Informáticapt_BR
dc.degree.programPrograma de Pós-Graduação em Computaçãopt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date2024pt_BR
dc.degree.levelmestradopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples