Integrating a VHDL dialect into the Amplo design framework
dc.contributor.author | Wagner, Flavio Rech | pt_BR |
dc.date.accessioned | 2015-09-14T15:59:05Z | pt_BR |
dc.date.issued | 1990 | pt_BR |
dc.identifier.uri | http://hdl.handle.net/10183/126689 | pt_BR |
dc.description.abstract | Este relatório compara os modelos de representação e gerência de dados do ambiente de projeto AMPLO e da linguagem de descrição de hardware VHDL. E argumentado que os conceitos de AMPLO são superiores em relação a importantes requisitos de ambientes de projeto, tais como o processo de integração de ferramentas, a gerência da metodologia de projeto e do processo de refinamento de projeto e a eficiência das ferramentas de projeto. O modelo de dados do AMPLO é orientado a uma família extensível de linguagens uniformes, que são dedicadas a vários níveis e modelos de abstração. São estabelecidas as principais características de um dialeto VHDL que mantém todo o espectro de modelagem da linguagem e se adapta ao modelo de dados do AMPLO, de modo que a linguagem possa ser integrada ao ambiente. Este dialeto impõe uma disciplina mais restrita para a decomposição hierárquica de sistemas. | en |
dc.format.mimetype | application/pdf | |
dc.language.iso | eng | pt_BR |
dc.publisher | CPGCC da UFRGS | pt_BR |
dc.rights | Open Access | en |
dc.subject | Sistemas digitais | pt_BR |
dc.subject | Amplo | pt_BR |
dc.subject | Linguagens : Descricao : Hardware | pt_BR |
dc.title | Integrating a VHDL dialect into the Amplo design framework | pt_BR |
dc.type | Relatório técnico e de pesquisa | pt_BR |
dc.identifier.nrb | 000031371 | pt_BR |
Este item está licenciado na Creative Commons License