• Análise de métodos de síntese de funções booleanas 

      Pinho, Gabriel Ammes (2018) [Trabalho de conclusão de graduação]
      Diversos métodos de síntese de funções Booleanas foram propostos na literatura mas o relacionamento entre elas não é claramente definido e uma comparação se torna útil para decidir qual método é mais indicado para uma dada ...
    • Geração de memórias de programa em Verilog compatível com a plataforma Pitanga 

      Tondo, Maria Flávia Borrajo (2023) [Trabalho de conclusão de graduação]
      Este estudo compara o uso de Diagramas de Decisão Binária (BDDs) e técnicas de redução de circuitos combinacionais na geração de descrições de hardware em Verilog, a partir da memória de processadores didáticos. Os BDDs ...
    • Um método de equivalência de funções Booleanas através de grafos bipartidos 

      Silva, Anderson Santos da (2013) [Trabalho de conclusão de graduação]
      Atualmente uma das etapas mais críticas no fluxo de projeto de circuitos integrados é a etapa denominada mapeamento tecnológico. Essa dificuldade se deve ao fato que esta etapa precisa resolver um problema NP-completo ...
    • Synthesis of boolean functions through binary decision diagrams 

      Tabajara, Lucas Martinelli (2015) [Trabalho de conclusão de graduação]
      Boolean functions are an integral component of computer science, from combinational circuits to satisfiability problems. However, although several problems can be encoded as Boolean formulas, often the most intuitive ...