Mostrar registro simples

dc.contributor.advisorLubaszewski, Marcelo Soarespt_BR
dc.contributor.authorBastos, Janor Araujopt_BR
dc.date.accessioned2007-06-06T18:52:16Zpt_BR
dc.date.issued2002pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/6054pt_BR
dc.description.abstractEste trabalho se insere na área de teste de sistemas de hardware. O alvo principal é o estudo do comportamento de um circuito roteador de canais telefônicos, parte integrante de um sistema de comunicação mais complexo, na presença de falhas. Neste contexto, o teste em funcionamento do referido circuito roteador é considerado. Na primeira parte deste trabalho são abordados aspectos do teste de circuitos e sistemas, do ponto de vista de sua aplicabilidade, tais como classificação, defeitos e modelos de falhas, simulação, geração de testes e projeto visando o teste. Na segunda parte, relata-se os estudos realizados para implementar o teste em funcionamento do circuito roteador. Nesta etapa são abordados a arquitetura, o modelo de falhas e a metodologia utilizada, os ensaios de detecção de falhas e as técnicas de tolerância a falhas adotadas. O projeto do circuito de chaveamento é apresentado em uma versão utilizando componentes discretos e outra utilizando dispositivos programáveis. Na conclusão deste trabalho são apresentados os resultados obtidos e as perspectivas para trabalhos futuros.pt_BR
dc.format.mimetypeapplication/pdf
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.subjectCircuitospt_BR
dc.subjectMicroeletrônicapt_BR
dc.subjectTolerância a falhaspt_BR
dc.titleTeste em funcionamento de uma matriz de chaveamentopt_BR
dc.typeDissertaçãopt_BR
dc.identifier.nrb000435738pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentEscola de Engenhariapt_BR
dc.degree.programPrograma de Pós-Graduação em Engenharia Eléricapt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date2002pt_BR
dc.degree.levelmestradopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples